TSMC 1.6nm 공정에 눈독 들이는 테크 기업들, 삼성전자도 첨단 공정 개발에 ‘속도’

TSMC, 2026년부터 1.6nm 첨단 공정 양산 돌입
애플·오픈AI 등 주요 테크 기업 줄줄이 '러브콜'
"3나노 줄이고 2나노 늘리고" 삼성전자의 패권 확보 노력, 성과는?

세계 최대 파운드리(반도체 위탁생산) 업체인 대만 TSMC가 오는 2026년 하반기부터 1.6㎚(나노미터·10억분의 1m) 공정 양산에 돌입하는 가운데, 주요 테크 기업들이 줄줄이 예약 명단에 이름을 올리고 있다. 경쟁사인 삼성전자가 파운드리 로드맵을 수정하며 2nm 이하 공정 개발에 박차를 가하는 가운데, TSMC 역시 첨단 반도체 양산에 속도를 내며 ‘패권 경쟁’에 불을 붙이는 양상이다.

TSMC의 1.6nm 공정

3일 대만 연합보에 따르면 최근 글로벌 핵심 테크 기업들은 TSMC의 1.6nm 공정에 눈독을 들이고 있다. 애플이 TSMC의 1.6㎚ 공정 ‘A16’ 기술을 활용한 첫 번째 칩 생산을 예약한 데 이어, 챗GPT 개발사인 오픈AI 역시 예약 명단에 이름을 올린 것으로 확인됐다. A16은 칩 뒷면을 통해 전력을 공급하고 차세대 나노시트 트랜지스터를 탑재해 성능을 향상한 기술로, 최근 수요가 급증하는 인공지능(AI) 칩 고객을 겨냥해 개발됐다.

TSMC는 개별 고객사에 관해서는 언급하지 않는다는 입장이지만, 업계는 엔비디아에 대한 의존도를 낮추고자 하는 오픈AI가 차세대 공정 확보에 나서는 것은 자연스러운 수순이라 보고 있다. 현재 오픈AI는 주문형 반도체(ASIC) 칩 개발을 위해 미국 반도체 설계 기업 브로드컴, 마벨 등과 협력하고 있는데, 브로드컴과 마벨 역시 TSMC의 고객이다. 따라서 오픈AI와 이들 기업이 협력해 개발한 ASIC 칩은 TSMC의 3㎚ 공정과 이후 양산에 착수할 1.6㎚ 공정에서 순차적으로 생산될 것으로 전망된다.

TSMC는 지난 4월 앞서 밝힌 2025년 2㎚와 2027년 1.4㎚ 로드맵 중간에 1.6㎚ 공정을 적용하겠다고 깜짝 발표한 바 있다. TSMC는 “AI 칩 업체들의 수요로 예상보다 빨리 새로운 A16 칩 제조 프로세스를 개발했다”며 “A16은 칩 뒷면에서 전력을 공급할 수 있어 AI 칩의 속도를 높일 수 있다”고 설명했다. 케빈 장 TSMC 사업개발담당 수석부사장은 당시 “스마트폰 제조업체보다 AI 칩 제조업체가 이 기술(A16)을 가장 먼저 채택할 가능성이 높다”며 “AI 칩 제조 기업들은 칩 설계를 최적화해 그 성능을 극대화하려고 하고 있다”고 말했다.

2나노 이하 공정에 힘 싣는 삼성전자

TSMC가 1나노 첨단 반도체 공정 개발에 박차를 가하는 가운데, 관련 업계는 삼성전자와 TSMC 사이 ‘반도체 패권 경쟁’의 향방에 촉을 곤두세우고 있다. 삼성전자는 지난 2022년 GAA(게이트올어라운드) 기술 기반 1세대 3나노 공정(SF3E) 양산을 시작하며 첨단 공정 경쟁에 뛰어들었다. 당초 삼성전자의 계획은 올해 하반기 중으로 2세대 3나노 공정(SF3) 양산을 시작하고, 뒤이어 3세대로 취급되는 SF3P 공정 양산에 나서는 것이었다.

주목할 만한 부분은 삼성전자가 지난 6월 미국에서 열린 ‘삼성 파운드리 포럼 2024’에서 공개한 로드맵을 통해 SF3 공정 양산 이후 바로 2나노(SF2) 공정 양산을 시작하겠다는 계획을 밝혔다는 점이다. 3나노 공정 개발을 3단계(SF3E→SF3→SF3P)에서 2단계(SF3E→SF3)로 축소한 것이다. 이후 삼성전자는 모바일 애플리케이션 부문에서 2025년과 2026년 각각 SF2, SF2P 공정 양산을 시작한다. HPC·AI 부문에서는 2026년 SF2X 공정 양산에 나서고, 2027년에는 SF2Z 공정과 SF1.4(1.4나노) 양산을 시작한다.

삼성전자가 2나노 이하 공정에 승부를 거는 것은 양 사 간 시장 점유율 격차를 좁히기 위함으로 풀이된다. 대만 시장조사기관 트렌드포스에 따르면 올해 2분기 삼성전자 파운드리의 매출 기준 점유율은 11.5%(업계 2위) 수준으로, 1위 TSMC(62.3%)를 크게 밑돈다.

“하이 NA 안 쓴다” TSMC의 약진

다만 삼성전자의 이 같은 노력이 실제 점유율 확대로 이어질 수 있을지는 불분명하다. 이미 압도적인 점유율을 보유한 TSMC가 수율·안정성을 중심으로 한 개발 전략을 펼치고 있기 때문이다. 지난 6월 TSMC가 1.6nm 공정 개발 소식을 전달했을 당시, 장샤오창 TSMC 사업 개발 담당 수석부사장은 “AI 칩에 대한 수요 때문에 예상보다 빨리 A16 칩 제조 프로세스를 개발했다”면서 “ASML의 차세대 극자외선(EUV) 장비(하이 NA)를 사용할 필요는 없을 것 같다”고 설명했다. 1.6nm 미세 공정에서 ASML의 첨단 장비를 활용하지 않겠다는 뜻을 내비친 것이다.

하이 NA는 반도체 회로를 더 세밀하게 그릴 수 있는 ASML의 차세대 장비로, 7나노 공정 이후 파운드리를 사실상 포기했던 인텔이 앞세운 무기기도 하다. 인텔은 지난해 말 TSMC와 삼성을 제치고 ASML로부터 하이 NA를 가장 먼저 공급받았으며, 미국 오리건주 연구개발(R&D) 센터에 해당 장비를 설치한 것으로 전해진다. 인텔은 이를 통해 2027년부터 1.4나노 공정 양산에 돌입해 TSMC와 삼성을 추월한다는 계획이다. 

인텔의 압박 속에서도 TSMC가 하이 NA 도입을 서두르지 않는 배경으로는 신규 장비 도입에 따라오는 리스크가 지목된다. TSMC는 2나노 공정부터 새로운 트랜지스터 구조인 GAA 기술을 적용할 예정이다. 문제는 새로운 트랜지스터 구조 도입으로 인해 발생하는 ‘시행착오’다. 이와 관련해 한 업계 관계자는 “GAA 기술을 신규 적용하면서 장비까지 변경할 경우, 시행착오가 길어지며 생산 전반에 차질이 빚어질 가능성이 커진다”며 “TSMC는 안정적인 공급을 위해서라도 당장 하이 NA를 도입하는 대신 기존 EUV 장비를 효율적으로 활용해 2나노 이하 양산을 시작할 가능성이 크다”고 평가했다.